返回寻常芯主页

合集 · 集成电路杂谈

UP主 当时只道是-寻常-(UID 390423616) · 合集原址 · 共 70 集,分三大模块,模块内按发布时间倒序
70收录集数
11.4h总时长
14带标记集数
2026-09-10最近更新
标记筛选

行业前瞻

18 集 · 2.8 小时
7.3 分钟 · 2026-08-30 · BV1kJ4X6WEn2

解读 2026 上半年 A 股 32 家芯片公司半年报,覆盖存储、AI、模拟、MCU 等赛道,结论是营收利润全面回暖、存储公司爆发增长。营收榜首为江波龙,佰维存储、兆易创新、海光信息、寒武纪紧随;32 家中 26 家盈利、4 家扭亏。研发投入上海光信息最高,芯原、摩尔线程等占比超 24%。作者判断存储周期回暖、AI 算力落地、国产替代加速三条逻辑同时在兑现。

芯片公司半年报存储芯片周期AI算力芯片国产替代研发投入强度
02 一线芯片工程师怎么看小米玄戒O3
高播放高赞高收藏高热议
13.8 分钟 · 2026-08-24 · BV1EvhK6aEon

UP主以数字后端工程师加消费者的双视角分析小米玄戒O3。它采用N3P工艺、面积约138mm²,是无基带的外挂基带版本,说明基带团队仍偏弱;CPU从A520升级到A725,GPU为16核Mali,NPU首发支持LPDDR6,并用台积电定制标准单元,靠fill cell与后端反复调版图消除模块间空隙。能效对比骁龙8系、天玑9500整体占优。给小米的建议是给一线工程师加薪、建人才壁垒防挖角、做好软硬协同,并靠笔记本、车机、Redmi等扩大出货来摊薄成本。

小米玄戒O3N3P工艺外挂基带后端fill软硬协同LPDDR6
21.2 分钟 · 2025-09-25 · BV1yXJXzxEMK

从“中国人如何才能用上物美价廉的芯片”切入,分成本计算、国产机会、泰山架构替代三部分。总成本分为制造成本(代工费与封测费)和专利授权等非制造成本。以骁龙旗舰约 100mm² 为例:12 寸(300mm)晶圆约 7 万 mm²,理论可切约 706 颗,扣除边缘损耗约 532 颗,按 85% 良率约剩四百多颗;代工均价约 2 万美元,单片制造成本约 44 美元。

芯片成本计算晶圆代工良率国产替代泰山架构
7.4 分钟 · 2025-08-23 · BV1VWeqzwEvm

UP主吐槽一次招聘见闻:某公司招驱动测试(偏软件)和板级测试,前者要求理工科硕士却只肯给薪资区间的下限,在二线城市难以安家;后者只要本科就给6k。他由此判断IC行业正在去泡沫、回归正常,认为资本的本质就是压榨打工人剩余价值,6k能招到就不给6500。不过他也辩证看待:"IC大厦已落成",各色学历都能找到位置,愿意放低预期就不太会失业。最后发起投票:薪资与工时同比加30%还是减30%,八成人选择多挣钱,结论是不要跟资本家共情。

IC测试招聘板级测试薪资压榨行业去泡沫工时与薪资权衡
21.1 分钟 · 2025-05-25 · BV1uLjMzAE6n

讨论玄界 O1 的 ARM 授权 IP 算不算“自研”。作者对比华为麒麟 9000s:大核是自研泰山核心,但仍外购 A510 等 IP;9010 仍用 ARM IP,到 9020 才有自研小核。高通在骁龙 8 至尊版前同样以 ARM IP 为主,与玄界 O1 同档。他认为外购 IP 加自研调教称为自研也说得通,但被卡脖子后大众标准变高了。

玄界O1自研芯片ARM IP授权华为泰山核心高通Oryon架构
9.4 分钟 · 2025-05-22 · BV1dhJnznECu

作者看完极客湾玄界 O1 拆解后借题讲数字后端:同一份前端网表,不同后端做出的版图、功耗与最高频率都不同,这正是后端存在的意义。流程为综合、布图规划、CTS、布线、STA、LVS;核心是 4×A725 中核加 2×A520 小核,均为 ARM 授权 IP,同型号不同频率在面积取舍上差异明显。还提到该芯片无基带,基带与射频属模拟方向,推荐做射频的同学关注。

数字后端流程版图规划CTS时钟树静态时序分析ARM A725/A520射频基带
10.5 分钟 · 2025-05-22 · BV1aJJHzmEEF

作者以后端工程师视角谈小米玄界 O1。因是 3nm,判断大概率台积电代工;小米此前多做影像、音频、电源管理芯片,这次转做 SoC,定位接近华为麒麟。他关注其罕见的四丛集架构,认为不像直接买网表,说明小米在低功耗设计上有想法;主频 3.9GHz 虽不及高通 4.32GHz,但把 ARM 授权核做到这个频率已属不易。国内做芯片的企业越多越好,即便失败也培养人才。

玄界O1后端设计四丛集架构低功耗设计ARM授权IP国产芯片
2.5 分钟 · 2024-12-24 · BV1HFkdYzEhC

回答"学微电子去欧洲读研哪里好":核心是选产业链发达、与业界联系紧密的地方。全球最好仍在美国(加州、德州),其次是台湾台大、清华、交大,有台积电免费流片支持,再到国内获国家扶持的顶尖高校。欧洲首推比利时鲁汶大学与微电子研究中心imec(设计、工艺都有,偏工艺),最好直接找与imec有合作项目的导师;其次是荷兰ASML(光刻机);德国德累斯顿虽与英飞凌有合作但已非世界领先,可不选。最后提醒别去英国、澳洲读"水硕",学微电子纯属浪费钱。

微电子留学鲁汶大学imecASML光刻机台积电流片欧洲选校水硕避坑
3.8 分钟 · 2024-11-06 · BV1KkDVYJE7G

特朗普胜选后,UP主推演其对国内芯片行业的影响。他认为特朗普商人出身、重视利益,倾向把利润留在美国,会加大对华芯片制裁;但制裁会倒逼国产自主研发,反而利好普通芯片从业者,类似当年制裁华为促成其自研与鸿蒙、麒麟回归,国内也有大基金三期等政策加持。他还提出一个变数:总统第二任期对华态度常转缓,加上特朗普无法再连任,制裁力度可能收敛。最后提到趣事——胜选当天有IC公司开始扩招,此前泡池的人全部通过。

特朗普胜选对华芯片制裁自主研发大基金三期芯片扩招
7.9 分钟 · 2024-09-28 · BV1DTxMehELN

UP主聊9月底秋招形势,并解读国务院"促进高质量充分就业24条"。他感觉IC就业比去年略有回暖,但远不如2021年火热,比亚迪今年只招本硕211;政策出台背景是8月16—24岁失业率约18%。他认为政策会倒逼国企、事业编多放HC,今年考公考编机会大于去年,但私企响应有限,还可能为降本增效裁员。另外提到产业向中西部转移(成都、西安有机会)、扩招,以及华为等校企联培的"工程硕博"能让学生毕业后无缝衔接进入企业。

秋招形势促进就业24条考公考编工程硕博中西部转移扩招
2.4 分钟 · 2024-09-08 · BV1nLpBeoEXK

以调侃口吻回顾 2024 年秋招后 IC 公司现状:设计公司裁员不断,办公室上演“欢送大会”,HC 明显减少,做验证的同事奔波求职。作者吐槽泡沫期培训班制造的大量转行者涌入数字 IC 与 Fab,Fab 待遇逐年下滑、加班费取消、福利被砍,离职率高而管理层反比一线多,留下的人只能装忙混日子。核心是记录行业寒冬下设计公司与 Fab 从业者的真实处境。

IC行业寒冬设计公司裁员验证岗Fab秋招就业
15.4 分钟 · 2024-06-27 · BV1c4421X7j1

作者用极快语速逐校通读第二轮“双一流”建设高校及建设学科名单,从北大、清华念到国防科大、海军军医大学。最后点出统计结果:出现最多的是“万能专业”材料科学与工程,化学与化学工程与技术合计约30个,生物18个、生态10个、环境9个,并以“21世纪是哪个学科的世纪”作调侃。复旦大学的集成电路科学与工程等也在名单之中。他表示整理好的PDF可通过点赞截图私信获取。

双一流建设学科材料科学与工程集成电路科学与工程高校名单
6.9 分钟 · 2024-06-26 · BV1o1421r7d1

回答网友疑问——材料、化工毕业生就业艰难,国家为何不取消这些专业、只留微电子与计算机。作者给出四点:材料发论文快、影响因子高,能帮学院和青年教师快速拿到职称声誉;材料方向院士与学术门派众多,招生传承形成“反哺”循环;做设计的优秀学生早早进了产业界,留学界的人少;国家有意扶持基础学科,认为下一次技术革命很可能由新材料引发。他提醒学生理性判断,别等毕业才后悔。

材料专业就业难微电子基础学科扶持专业调剂
7.0 分钟 · 2024-05-27 · BV19M4m167Lu

作者借国家大基金三期的消息梳理半导体产业政策:一期2014年启动约1300多亿元,投资集中在制造(约67%)而非设计(17%),并撬动社会资本4600多亿;二期继续加码制造与存储(长鑫、长存)。他推测三期重点在AI领域,数字方向受益更多。对从业者而言这是把IC盘子做大、制造端直接利好,但钱能否落到一线仍需观察,建议先保持信心、熬过行情。

国家大基金三期半导体产业制造与设计AI芯片国产替代从业者影响
17.2 分钟 · 2024-05-09 · BV1CT421S7GR

作者以某公司(XDX)4月解约应届生、随后按两万月薪为界降薪为引子,判断当下IC行业形势偏悲观。他从三方面分析:政策端大基金七成以上投向制造,纯设计公司难拿补贴;公司端追风口红利多被算法、大数据拿走,芯片公司分得很少;人才端自2019年后大量扩招,秋招前端已卡双九所和示范性微电子学院。他建议职场人先苟住别乱跳、在校生多做项目,考公考编也是出路。

IC行业形势解约应届生降薪大基金秋招门槛考公
4.8 分钟 · 2024-04-23 · BV1qp421S7PF

世界读书日推荐 IC 后端书籍。基础推施敏的《半导体器件物理与工艺》,数字与模拟电路可结合学校课程和 B 站公开课自学;Fab 方向看温德通的《集成电路制造工艺与工程应用》。模拟版图推荐《模拟电路版图的艺术》,覆盖从布图规划到 DRC/LVS 的全流程;数字后端主推陈春章的《数字集成电路物理设计》,涵盖 CTS、布线、STA、功耗分析与低功耗、DFT。

IC后端书籍数字集成电路物理设计模拟版图艺术半导体器件物理Linux
0.5 分钟 · 2024-01-22 · BV1DT4y1b7XF

该转写文本极短,仅保留了一段电影《横空出世》的经典台词:从起点到目标,美国用了六年、英国用五年、苏联用八年,而"我们没有八年时间",只能一遍不行就两遍、两遍不行就三遍。内容传递的是自力更生、艰苦奋斗的"两弹一星"精神,也常被用来类比当下芯片被卡脖子、必须靠自主研发攻关的处境。因文本残缺,无法还原视频完整内容,该片段疑似视频中的引用或结尾。

两弹一星横空出世自力更生自主攻关
18 【IC后端_寻常】IC行业还能高薪多久
高播放高赞高收藏高热议
10.9 分钟 · 2023-09-17 · BV12h4y1A7sK

作者以刚工作两月的芯片工程师视角,反思IC行业并非网上说的“躺着数钱”:应届高薪在苏州并不常见,真正的高薪始于2019年制裁华为之后,哲库2023年5月解散更让他意识到IC公司也会倒闭。他认为国内最卡脖子的仍是工艺和EDA,设计不弱、封测很强,但IC盘子小,恐重蹈房地产、教培覆辙,并以导师放弃钙钛矿、坚守硅电池赶上光伏风口为例,建议年轻人沉下心在赛道扎根。

IC行业观察就业形势哲库解散芯片高薪EDA职业选择

后端教学

28 集 · 4.5 小时
11.3 分钟 · 2026-09-10 · BV1bDYt6mExk

UP主展示了自己做的「数字后端工作流可视化教学网页」:把从综合网表到可流片版图的完整 PD 流程做成逐步骤动画,共 15 个节点(1 个总览 + 14 个环节),每个环节都配动画演示与工程讲解,并特意保留了真实项目里必然出现的反复与返工。页面左侧是核心——这一步做什么、为什么要做、常见的坑是什么、工具与命令怎么写;右侧动画只是帮助理解,UP主建议优先看左侧文字,因为面试问的基本就是这些。演示覆盖逻辑综合(RTL→DFF,输出的面积/时序/功耗只是理想值,后端实际会差很多)、设计导入(网表/LEF/库/SDC/MCMM)、布局规划(macro 摆放与 blockage)、电源规划(PG)、布局(place)、时钟树综合(H 型时钟树、useful skew)、布线、RC 抽取(记得加 derate)到 STA 时序签核,并全程穿插面试高频问题,如 halo 与 blockage 的区别。

数字后端PD流程可视化教学网站逻辑综合布局规划floorplan时钟树综合CTS面试高频问题
2.6 分钟 · 2026-09-03 · BV1UxtU6oEUS

UP主把自己整理的数字后端面试题库做成了网页,共一百四十六道题,里面掺了少量模拟版图题,部署在GitHub上免费开放,电脑和手机都能随时刷。页面是纯白色,支持上一题、下一题和随机抽题,方便面试前一天快速复习;每道题都配答案和解析,比如HVT是高阈值电压、时钟树由CTS处理。题目做过去重,如果数据好打算扩充到五百题,结尾还提了公司内推。

数字后端面试题库刷题网站HVT时钟树解析
7.7 分钟 · 2026-01-01 · BV16VvSB8Ek7

FIB即聚焦离子束,用在流片之后、A版到B版之间改线,用来避免为一个想法花大钱重新改版。它不像TEM那样斜切,而是整体往下切、逐层断开,再用金属把两个点物理接上;这种补出来的线导电性和线宽都与fab真正生产的金属线不同,只能作验证性参考。操作分cut(切断)和line(连线)两种,line必须给出两个point,否则无法确定要切哪个点、连哪个点;例如把nwell中PMOS的drain接到高电位,若该点还经M4连到别处,就得往底层找。原则是能切高层金属就不切低层,因为切得越深失误概率越大、刀口体积也越大。

FIB聚焦离子束改线ECOcut与line金属层
5.7 分钟 · 2025-10-05 · BV18hHPzPENv

围绕“setup不满足时哪项措施无效”讲建立时间修复:优化组合逻辑深度永远有效;用7T换9T是把强驱动换成弱的、修不了,反向才有效;降频也能修,因为频率直接决定setup。判断式为launch+Tco+Tdpath ≤ capture+Tsetup−Tskew。还提到降频理论上修不了hold,但可把setup余量挪去调hold,LVT驱动比SVT更强。

setup修复降频7T/9T驱动能力holdLVT/SVT
7.7 分钟 · 2025-10-04 · BV1xqHPzFE8m

解释芯片最高频率由什么决定。工艺进步能提频,主要是晶体管开关更快、互连线 RC 延迟下降,以及器件从平面 MOSFET 演进到 FinFET、GAA。但实际频率普遍落后理论值,因为做太快会推高功耗、压缩余量,不如把余量留给低功耗,故频率基本停在 3~4GHz,能效比成为新焦点,大小核异构随之流行。面试若被问,答案是整条信号路径中最慢的一环。

芯片频率决定因素FinFET/GAA时序路径Fmax流水线优化能效比大小核架构
3.7 分钟 · 2025-09-30 · BV1VjnzzqEhy

本期讲多角点多模式分析(MCMM/MMMC)。角点即供应电压与温度的组合,需覆盖 Cmin/Cmax 等连线情形,模式含功能、扫描、低功耗 Sleep Mode 与 Debug Mode;单角点分析局限大,易顾此失彼。后半段延伸到多电压低功耗:动态功耗正比于 αCV²f,按需降压省电显著;并纠正 HVT 误区:“Hi”指开启电压高,故漏电小、静态功耗低。

多角点多模式分析PVT角点低功耗设计动态功耗高阈值电压HVT静态功耗
6.4 分钟 · 2025-09-29 · BV1NsndzTEhn

讲工艺角(process corner):世上没有两片相同的芯片,不同晶圆、同一晶圆不同位置的器件因工艺波动而性能不同,工艺角就是模拟这些极端情况、重点看最差情况。典型有TT、SS、FF、SF、FS五种。实际还要在PVT之外加RC。跑EM一般用FF加最高电压加最高温度,功耗最大;后端要把各种corner整理成MMMC表写进flow脚本。

工艺角PVTMMMCEM电迁移RC后端脚本
5.2 分钟 · 2025-09-26 · BV1F8nhzdELR

讲清track、site、row三个布图基本单位:标准单元放在row上,row由site拼成,site是能放单元的最小网格;track是衡量标准单元高度的单位,一条track等于一层金属的最小间距(pitch)。pitch是两条线中心到中心的距离,等于线宽加space,所以6T的单元高度就是6×pitch(如M1 pitch为40时单元高240),6T能走6条M2,9T、12T同理。6T面积小、漏电低但驱动弱(驱动正比于W),适合低功耗;9T通用、性价比高;12T用于高性能。现在SoC常用混合高度策略,非关键路径用6T省面积和功耗。

tracksiterow标准单元高度pitch混合高度策略
4.1 分钟 · 2025-09-23 · BV1yGnPzpEaB

物理验证三大项汇总:DRC设计规则检查,确保GDS满足代工厂制造要求,如金属最小线宽、金属间距、识别层与物理层的覆盖关系;LVS版图与原理图一致性检查,要求器件类型、尺寸、数量及连接关系完全对应,例如7T单元不能画成9T;ERC电学规则检查,涵盖天线效应、闩锁效应、ESD保护电路与电迁移等可靠性问题,各家卡得松紧不一,也是区分设计能力的指标。UP主强调面试不必纠结归类,关键是懂原理与解法。

物理验证DRCLVSERC天线效应电迁移
4.9 分钟 · 2025-09-22 · BV1bxJdzrERE

借《亮剑》团长派孙德胜组建骑兵连的比喻,讲数字后端的层次化(hierarchy)与扁平化(flatten)之别。层次化把大设计拆成多个更小的block,各模块单独布局布线、固定为hard macro,多团队并行;扁平化把整个设计当单一单元统一优化,通常只一个后端。大SoC因便于复用多用层次化,小设计如RSP才用扁平化;扁平化可扩展性差,大时工具慢、内存不足。

层次化设计扁平化设计数字后端布局布线hard macro模块复用
22.8 分钟 · 2025-07-27 · BV1wC8gzfEbj

以小米玄戒O1为例,讲流片失败后如何低成本改版。APR中蓝色是固定IP或模拟,绿色是数字逻辑;Block内预留冗余单元用于ECO,二次流片不必从头做,只替换关键cell。一类ECO cell数量少、类型固定且驱动强,另一类数量多、可灵活替换但驱动弱。原则是poly和diffusion不能动:all layer全动即重做,only metal只能改metal。

ECO改版流片失败APR数字后端备用单元驱动能力poly与diffusion
10.3 分钟 · 2025-07-21 · BV1TCgLzvEQA

special net指布局规划阶段需要特殊物理规则的全局关键网络,通常是信号或数据线,对延迟、噪声、电容要求严格,所以不能交给工具自动绕线,要手动画并套用非默认线宽规则,给它最高布线优先级,一般先画它再绕普通线。它被称作版图与数字后端之间的桥梁:要跟版图沟通改引脚位置和金属层、跟电源完整性工程师借用金属、跟布局布线确认空间、跟物理验证确认DRC和LVS。示例是三根重要网络周围加接地屏蔽,地线取两倍宽并离得足够远。

special net非默认线宽NDR接地屏蔽floorplanICC2
5.9 分钟 · 2025-07-09 · BV1SYGAz6EAH

流片回来出现频率不够、电源不达标等小问题时用ECO补救,它本身不是芯片专属名词。分Only Metal和All Layer两类:封面图里M1以下属All Layer必须固定,M1以上才可动。以五十张掩模为例,底层约占三十五张,只改上层就能省下这些掩模钱。实操先导GDS和上一版对比防止背锅,挑出可用的spare cell,固定住poly、nwell、pwell,再插缓冲器或把门放大来解hold和setup,改完绕线并跑STA验证。

ECOOnly Metal掩模spare cell时序收敛流片
12.4 分钟 · 2025-04-21 · BV1Kb5CzWEDj

数字后端分PR、PV、PI三块:PR把逻辑网表做成GDS物理版图,流程走布局、时钟树、绕线,再做时序分析,以功耗、性能和面积为目标;PV做物理验证,用DRC、LVS、ERC、天线效应和密度规则保证可制造;PI分析电源网络是否够用,避免IR drop和电迁移。招聘没写明方向时大多招PR;PR导出的粗GDS不能直接流片,Dummy cell要在PV里手动补。

数字后端布局布线物理验证电源完整性GDS时序分析
24.7 分钟 · 2024-09-08 · BV1qHpBeQEds

建立时间(setup time)的定义与计算:数据D必须在时钟有效沿到来前提前稳定并留出margin。视频用两级触发器推导出 T_launch+T_ck2q+T_dp < T_capture+T_cycle+T_setup,说明T_ck2q由器件工艺决定、T_dp取决于前端组合逻辑、T_cycle即时钟周期(主频的倒数)。还以required time与arrival time类比时钟路径与数据路径,用红绿灯比喻数据必须赶上时钟沿才有效。

建立时间setup time触发器时钟周期required timearrival time
7.6 分钟 · 2024-05-25 · BV1d1421176E

针对看版图判断是与非门还是或非门的经典面试题,UP主强调不要死记上并下串、上串下并的结论,而用电位思想判断:Gate接高电平时NMOS强导通、可当成导线,PMOS符号带圈表示低电平才导通。A=B=1时两个NMOS串联把输出Y下拉到GND得0;A=1、B=0时N1导通、N2关断而PMOS导通,把Y上拉到VDD得1,即为与非门。末尾另附内推信息。

与非门或非门版图判断MOS导通电位思想芯片面试
17.6 分钟 · 2024-04-10 · BV1ar421x76U

闩锁效应(latch up)的机理:CMOS中PMOS与NMOS成对出现时,会寄生出PNP和NPN两个三极管,等效电路还含N阱电阻R1与衬底电阻R2。封装时手摸芯片或VDD端涌入大电流,在电阻上产生压降,使一个三极管正偏导通并放大电流,形成正反馈直至烧毁MOS管。面试要点是能在剖面图上标出两个寄生三极管、画出等效电路,并说出加guard ring、分散电阻等防护手段。

闩锁效应latch up寄生三极管正反馈N阱电阻guard ring
8.8 分钟 · 2024-03-30 · BV1Yz421o7F3

区分时钟偏斜(skew)与时钟抖动(jitter):抖动是无规律、近似高斯分布的随机偏差,源自热噪声与温度等,偏斜与抖动之和称为clock uncertainty,设计时须预留margin;skew则因时钟到两个触发器走线长度不同而规律、周期性地出现。UP主用三个施暴者每周一早上9点准时收钱、另一次今天要钱明天动手,来类比规律与随机的差别,并强调合理利用skew正是解决建立时间和保持时间的关键。

时钟偏斜时钟抖动时钟不确定性建立时间保持时间margin
14.3 分钟 · 2024-03-19 · BV1g1421Q7nQ

天线效应(antenna effect)的成因与解法:用长金属(如Metal1)连接MOS源漏与栅极时,刻蚀等工艺会让金属像天线一样吸附带电粒子,线越长吸附电荷越多,电荷经通孔击穿栅氧使管子失效,且问题发生在流片环节、事后极难排查。后端解法是把Metal1做短、经通孔向上跳到Metal2再绕回;前端解法是在节点加一个栅极与源极短接构成的二极管,让大电荷雪崩击穿泄放,不损伤器件。

天线效应向上跳线栅氧击穿二极管保护电荷积累通孔
7.4 分钟 · 2024-03-18 · BV1Cj421o7GU

物理验证是PD的一个分支,DRC即设计规则检查,一般在版图摆好、绕线完成后做。规则包括Metal和Poly的宽W与长L、独立图形的min area、两条metal之间或metal与其他层的spacing,以及识别层(如SAB)的包围和重叠要求。之所以要查,是因为制造有误差:设计0.1µm的间距实际可能只剩0.02µm,两条poly会粘连短路,长时间走电流还会因电迁移导致短路,芯片直接报废。做法是把画好的版图导出GDS文件,与代工厂提供的design rule比对,通过即pass,否则要逐条修。

物理验证DRC设计规则最小面积间距电迁移
3.6 分钟 · 2024-03-18 · BV1J6421w7h2

LVS是Layout Versus Schematic,把后端画出的版图与设计端的原理图做一致性比对:GDS是版图导出的文件,netlist则从schematic导出(通常是.sp/.spi),比对通过即pass,否则要逐条查错。UP主提醒模拟版图更看重LVS能否pass,因为MOS是四端器件,LVS连错就必须改线,改完又要重新跑DRC。所以更高效的顺序是:先floorplan并围好各种ring,此时还没连线先查DRC;连线完成后再查LVS;LVS过了再查一次DRC。

LVS版图原理图网表GDS物理验证
12.2 分钟 · 2024-01-21 · BV1jg4y1278C

作者浅谈数字IC设计全流程,分六步:架构设计(IC老兵定指标)、前端RTL编码(Verilog)、验证(前仿)、综合优化(中端,把RTL映射成工艺库网表,做DFT等)、数字后端(Place布局、CTS时钟树综合、Route布线、STA静态时序分析,核心是PPA)。他指出验证约占全流程70%工作量、设计:验证约1:2到1:3,称后端或是转行最后的“净土”。

数字IC设计设计全流程综合优化数字后端PPA转行
9.2 分钟 · 2023-12-23 · BV1eC4y1D7ei

梳理模拟版图岗的面试高频题:基础部分要讲清PN结与MOS管工作原理、CMOS反相器和各类与或非门电路;工程部分要会画latch up的两个寄生三极管加电阻等效图并说明防范,还要懂ESD防护(多打通孔)、天线效应(长金属吸附电荷,用向上跳线解决)。UP主也谈到2024届IC就业困难、需具备器件与数模电基础,并推荐了数字电路、模拟电路公开课的学习顺序。

模拟版图面试题PN结MOS管latch up天线效应ESD防护
8.3 分钟 · 2023-12-16 · BV12C4y1u752

数字后端PR分place、CTS、route三步:place先摆macro和标准单元,legalization把每个cell当作无体积的质点,按整数或0.5倍数的坐标归位并禁止重叠,再做功耗、面积、时序优化;CTS即时钟树综合,用校长—学院—老师—学生分级打比方,说明建树是为减小skew和latency,post-CTS会先绕一遍clock net;最后routing先连clock net,再连标准单元、IO与macro之间的信号。流程基于ICC2,Innovus同理,剩余violation靠STA排查。

数字后端PR流程时钟树综合legalization标准单元静态时序分析
4.9 分钟 · 2023-12-15 · BV1Yw411x7oH

布局规划之前先做数据导入:网表、含标准单元和宏单元、IO的数据库,以及低压高温、高压低温等验证场景。布局规划本质是先规定芯片面积和形状,方形或长方形,再往里填东西,具体放哪很吃经验;摆放对象包括IO、宏单元(分硬宏和软宏)和核心区。还要放特殊物理单元:边界单元摆在芯片边角保护单元,阱接触单元通过施加偏压减小衬底寄生电阻,抑制闩锁效应,类似模拟版图用大N阱包住PN。最后粗略规划电源地走线,比如哪层走M2。

floorplan数据导入macroboundary cellwell tap cell闩锁效应
20.0 分钟 · 2023-11-15 · BV1Lu4y1b7Es

把模拟版图和数字版图两个岗位放在一起对比。模拟版图新人主要工作是画图,照着原理图手工摆放管子并连线,靠DRC和LVS收敛,资历深了做顶层,把大芯片切块分给多人并行。数字版图靠工具自动布局布线,同样一千个管子手工要十五天而工具很快,但仍要解时序,setup和hold都要slack大于零。两者共同基础是数电、模电和半导体物理,常用器件有反相器、与非门、传输门、运放、LDO和锁相环。

模拟版图数字后端自动布局布线DRCLVS锁相环
11.7 分钟 · 2023-09-06 · BV1Sz4y1L7vs

从P型衬底入手推MOSFET原理:做N型注入形成源漏,栅上加压后衬底里的空穴被往下压、电子被往上吸,先出现耗尽层,栅压更高时电子在栅下聚成反型沟道,把源漏两个N区连通,管子才导通。UP主用劳动力打比方,沟道打开只等于有了工人,还得有企业也就是漏源电压来接收才会产生电流,所以栅压要高于阈值电压才开启。加上漏源电压后沟道电子左多右少,因为栅与源、漏的压差左边大,沟道左宽右窄,压差缩到阈值电压时发生夹断。

MOSFET耗尽层反型层阈值电压沟道夹断电压
11.2 分钟 · 2023-09-02 · BV1CG41197MM

工作一个半月、平时在画版图的PD工程师回头做晶体管级面试题:先看标签得出A、B是输入、Y是输出,VDD在上、VSS在下,所以上面是PMOS、下面是NMOS,三个Gate说明上下各有三个管子。再靠版图经验判断,直接接电源的一般是Source,上下相连的一般是Drain,相邻管子常做源漏共用以省面积;由此看出上面PMOS串联、下面NMOS并联,按「上串下并」判定为或非门,后面再串一级反相器,整体就是或门。答题思路是先读电路结构再写真值表;或非、与非加反相器分别得到或门、与门。

晶体管级版图源漏共用上串下并或非门反相器

求职面试

24 集 · 4.0 小时
14.8 分钟 · 2026-01-09 · BV1H9idBnE32

对Fabless内IC岗位做“从夯到拉”的个人排名。数字IC最热排最高档;数字后端做RTL到GDS、把前端设计变成物理版图,先进工艺给人上人、28/40nm传统工艺排低档;数字验证已饱和并开始卡PCIe/USB方向;DFT给人上人;IC测试偏机械化工种;CAD工程师因会写flow薪资很高;芯片算法工程师站上AI创新链顶端、薪资天花板最高。

IC岗位排名数字后端数字验证CAD工程师DFT芯片算法
6.3 分钟 · 2025-09-07 · BV1H9YGz6E5F

UP主用数字IC里的寄存器(D触发器有D输入、时钟、Q输出、Q反)来解释"学历寄存器"现象:招聘方通常只看到Q端的最终硕士学历,一旦深究就会回溯D端,也就是你的本科出身。他据此谈到国科大/中科院各所读硕仍按本科认定,以及海外"水硕"、南科大、上科大等案例,并得出结论:国企更看最高学历,"单九"(双非本加985硕)占优;私企更看本科出身,"双二"更占优。最后强调学历只决定简历关,真正面试考的是项目,读研最该做的就是丰富项目经历。

学历寄存器单九双二学历查三代国企私企偏好项目经历
9.8 分钟 · 2025-08-17 · BV1YTYCzVEcd

提出「双非是一场困局」:双非即本科非985/211。比亚迪卡本硕211,中芯国际、华虹招PIE也卡双211,读博、留校同样受本科背景限制。成因是高考失利、岗位少人多的存量市场造成的学历歧视、92高校资源差距,以及高校课程与市场脱节。出路是承认差距、错位竞争:92学生常被导师占用时间,双非可多找实习或联培;企业偶招双非多为打「不歧视」标签,比例极小。

双非学历秋招门槛学历歧视错位竞争实习联培资源差距
8.5 分钟 · 2025-04-15 · BV14pdfYtErB

基于研分网数据复盘今年秋招:投递人数比上届下降约18%,但企业HC没减少,说明小厂被淘汰、大厂顺势扩招,招聘也不断提前,六七月份就进提前批。岗位仍以设计类为主(约占32.4%),测试、制造、硬件增多,本科生比例上升;城市以上海居多,深圳、杭州在增加,杭州政策好可以考虑。薪资中位数约25万,低于此前28到30万。建议海投50家以上、海外背景80到100家。

秋招总结IC就业薪资中位数海投杭州研分网
05 考研上岸提醒
16.9 分钟 · 2025-02-24 · BV1EKPxezEeC

这是考研答疑合集。UP主建议选导师前先分清"想卷"还是"想躺":卷有卷的价格、躺有躺的价格。想卷就选未来三年大热、能经得住时间检验的方向,并进组内氛围卷的组带动自己;想躺要避开打卡、周报、写专利写国自然的卷组,但方向仍要选热点,别等行业消失(如光伏)。他特别点名实习这个"隐藏款":做IC尤其EDA方向,学校所学在秋招用处有限,实习价值更大。此外还聊到跨两个阶级的择校才算成功、年薪50万已算高薪,以及落榜后的二战、调剂、就业与留学等选择。

考研答疑卷与躺EDA方向实习跨阶级择校二战与调剂
06 外企or大厂
5.7 分钟 · 2024-11-10 · BV1t7mzYDEiQ

对比外企与国内大厂 IC 岗位,结论是纯外企(美企及欧洲、新加坡企业)幸福感最高:Cadence 能开到大厂薪资但强度约一半,新思科技、博世等能做到 work-life balance,建议“能选外企就选外企”。国内大厂“卷但有饼”:华为累但能学到东西,百度阿里是老牌正规军,字节强度接近华为,中兴被吐槽白嫖加班。日韩企业口碑偏差,港澳台因公司而异。

外企IC就业国内大厂work-life balanceEDA公司芯片求职
4.7 分钟 · 2024-11-03 · BV15vS1YnExe

这期是材料学、化学的"上岸"专辑。UP主认为如果到11月底还没拿到合适offer,可以考虑考公上岸,并举同届同学上岸老家烟草局的例子。他强调要利用好学校和双一流学科优势,有的企业只看最高学历;材料学考公岗位虽少,但已是就业市场里不太看专业和第一学历的较好选择,可借助工具查岗。他还提到有电子类的"单九"同学因前面大佬放弃offer而递补上岸,说明材料/电子类的单九、双二也有机会,但机会并不普遍。

材料学就业考公上岸双一流学科单九双二秋招递补
7.8 分钟 · 2024-11-02 · BV12jSBYJEUn

UP主借网友观点批判校园招聘:企业用管培生包装(轮岗、几年后升任经理)把销售、程序员等岗位伪装成好机会,本质是筛选甘愿为公司奉献的人;无良企业靠企业文化与制造焦虑把应届生用到30多岁再裁掉,换成更便宜的应届生,即阿里所说的"老白兔"。文中还谈到应届生身份认定新标准(毕业两年内未缴社保)带来的影响。结论是建议放下心理包袱,以社会人身份参加社招,别在意外界所要求的工作年限,海量投简历即可,社招不存在违约金。

校园招聘应届生身份管培生包装35岁裁员社会招聘
2.5 分钟 · 2024-10-19 · BV1NHCdYEEH3

回答“985大一微电子是不是天坑”。观点是坑不在专业而在就业形势和职业规划:就业不好可能要进FAB,形势好则可进IC设计,待遇不比互联网差多少;想考公考编没优势,想留学反而是好方向,能吃苦至少有制造业兜底。另一网友说国内多在做器件,本科器件约8K、研究生约1.4万,做芯片设计工资翻倍,建议非九所学生先学好专业再保研进九所,微电子算中等偏上而非天坑。

微电子天坑转专业IC设计就业形势保研
10 【工程硕博】能不能选
高播放
9.6 分钟 · 2024-10-09 · BV1JC2AYPEYn

聊工程硕博(卓越工程师专项)值不值得选。它响应国家号召培养能落地学科,但要注意几点:看专业代码和培养方式,微电子方向若第一年校内上课、后两年进企业实习且有流片机会,可以考虑;确认是全日制,非全日制在秋招可能不算应届生;联培企业方面,大厂与清华、北大深研院合作;还要看学费、住宿和毕业要求。优点是两年企业经历可做跳板,建议院校档次比原可保研的高一档。

工程硕博卓越工程师非全日制联合培养保研学制
2.2 分钟 · 2024-10-02 · BV1Gi4geVEg8

讨论比亚迪秋招“只要双二以上”的帖子:网友分析比亚迪已有近11万研发人员,2023到2024年招了5万应届生,储备充足,因此门槛抬高、HC反而更少,甚至开始卡985和211。简历变多后筛选更严,很多国企还看第一学历、是否为保研;学历贬值和硕博扩招让竞争更激烈。给秋招同学的建议是趁早拿offer,越早联系、越早面试越有利,等后期岗位消化完难度会更大。

比亚迪秋招双二学历贬值第一学历HC保研
5.0 分钟 · 2024-09-23 · BV1AasQegEEB

UP主盘点材料学、化学出身可投的岗位:车企中比亚迪收人最多,小米、蔚小理也有需求;手机厂和芯片厂对材料化学出身较友好(荣耀、OV等有结构工程师,华为/荣耀/小米有芯片测试后端),薪资与强度都还可以;宁德时代等电池厂也大量招人。光伏今年普遍不行,只能当个不太可靠的保底;半导体厂如华虹、积塔、长江存储、长鑫薪资高但门槛深、以博士为主,双非本加双二硕容易被挂进人才库。总体建议利用好学校优势,必要时转方向、多投多卷。

材料化学求职车企招聘手机与芯片厂半导体厂门槛光伏行业
2.9 分钟 · 2024-09-16 · BV1FA4oepECo

UP主想征集IC科班的转行故事。起因是朋友提到模拟工程师岗位很少,找不到模拟岗的人会去做什么,有人转去fab做FE。他回忆21、22届芯片科班非常好找工作、非科班也有机会,但23、24届明显变差。因此他希望做过模拟设计、数字、FPGA的科班同学,如果没进fabless做IC设计,可以分享转行案例,比如去fab做FE或PIE,或做汽车、功率器件的人转去光伏厂、储能厂等半导体相关厂。核心是想看清科班扩招后学生的真实出路。

模拟工程师转行投稿Fab工艺工程师科班就业岗位供需
16.9 分钟 · 2024-09-01 · BV1y9HeenEdH

开学季,作者聊微电子从业者的压力,分工作、躺平、家庭三部分。谈学历扩招:双非高校也拿到硕博点,学历持续贬值,年龄被拉长到29岁留在校园,也担心重演日本90年代。工作上他强调找实习很重要,提到某大公司爆雷、数百人流入市场、跳槽涨薪从50%降到20%~30%。躺平部分他举学弟更看重work-life balance;家庭方面则谈到不敢结婚、父母养老的现实压力。

微电子从业者从业压力学历扩招实习躺平work-life balance
14.3 分钟 · 2024-07-18 · BV151421t7pi

以一份上交本硕的简历作反面例子讲芯片秋招简历怎么写:教育背景和科研经历都要倒序(硕士在前),想投Design House做IC设计就别堆工艺相关的经历,研究生毕业也不必再写本科毕设。模板上要有修过的专业证件照、姓名、出生日期,手机号和邮箱必留且别用QQ邮箱,写明意向岗位,学校要标985/211/双一流、专业名称及实验室是否国重。内容按重要性排序,实习经历最重要,要写清岗位、项目背景、个人角色、成果以及有没有流片,之后才是竞赛、科研项目、专利论文会议和获奖证书、技能(Verilog、C/C++、Cadence)。

秋招简历芯片设计实习经历流片Design House加分项
6.8 分钟 · 2024-07-14 · BV1qf421q7LH

结合2024届秋招各城市IC需求对比图谈城市选择:上海以237断层第一,其次深圳、成都、北京、西安,南京、无锡次之。作者建议优先长三角,IC人才与机会集中;去无产业基础又缺政策支持的地方做半导体要谨慎。还要算生活成本,上海年包40万未必比苏州30万划算。看好南京、杭州、苏州、武汉、合肥等近年有工厂和设计公司迁入的城市,其中合肥补贴可观,杭州、深圳补贴也大方。

城市选择IC岗位分布长三角生活成本人才补贴合肥半导体
15.0 分钟 · 2024-07-11 · BV1WT421Y7UY

汇总粉丝的求职与升学咨询。清华物理博士有PRB成果却不愿进Fab做PIE,被推荐去互联网公司做芯片;南科大微电子本科生被劝别报班、实习远比报班有用;本科网安的在职军官想转芯片,建议考虑EDA方向。考研强调看绩点排名、一战上岸,本科985材料上岸西电微电子做设计很划算;保研要先联系导师,避免被调剂去做材料。作者认为学历仍有用,薪酬主要看学历、年限和项目经历。

求职咨询考研保研跨考微电子实习与报班EDA方向学历价值
15.9 分钟 · 2024-07-06 · BV1PM4m1274y

面向25届应届生谈芯片企业选择,按规模分为大型(500人以上成熟公司)、中型(100—500人)和小/初创,提醒先判断芯片是否为该公司主营业务——对比哲库(OPPO旗下)与华为海思,海思有稳定下游赛道、盈利更稳。初创要看国家补贴是否烧完、有无大厂注资或外企扶持。作者建议今年求职求稳,并指出微电子读研几乎必需、模拟读博性价比下降、大公司才爱招博士。

企业选择应届求职初创芯片公司国家补贴读研读博模拟设计
19 【IC后端_寻常】如何辨别材料伪装成微电子
高播放高赞高收藏高热议
6.6 分钟 · 2024-06-26 · BV1pr421F7yB

作者教大家辨别“材料专业伪装成微电子”:以东南大学集成电路学院官网为例,逐个看教师的研究方向与论文,做半导体器件、CMOS模拟、读出电路的属做设计;而背靠MEMS重点实验室、做传感器、3D打印、陶瓷器件的老师则是材料出身。他列举关键词清单——石墨烯、钙钛矿、二维材料、柔性电子、电池等,凡研究非MOS方向的基本可判定为材料,建议高考、考研选方向时用这招核对。

材料与微电子辨别方法考研选导师研究方向器件
20 破防:他是学材料的
高播放高热议
28.0 分钟 · 2024-04-23 · BV1Hm421s7GM

作者以本科锂电、硕士太阳能电池的材料背景,借苏州工业园区紧缺人才目录说明材料专业的处境:材料类岗位逐年缩减。他指出材料考研分数线走高并非材料变强,而是2021年IC浪潮让半导体物理背景的人进入设计岗,加上就业不景气蓄水;2022年比亚迪还“点击就送”,2023年已不要材料。他分析材料读研重实验、难实习、就业高不成低不就,建议尽量避开材料、转向电子信息类。

材料专业天坑专业考研紧缺人才目录选专业半导体物理
12.2 分钟 · 2024-03-21 · BV1fZ42147Hm

作者回答研究生该重实习还是重文章:只想找工作就优先实习,想做IC学术研究则文章最重要,公司如今也更看重实习。他按模拟、数字和其他分类给出“内参”:模拟架构师要十年以上经验,实习生可做前仿、后仿、版图后仿这类缺人的苦活;数字方向找不到设计就做验证或后端,验证需求大但岗位少。他提醒芯片岗位还有软开、硬件、测试、FAE、失效分析,后者尤其适合材料等转行者。

研究生实习模拟IC数字后端验证失效分析岗位选择
4.2 分钟 · 2024-01-20 · BV1694y1K7GQ

借示范性微电子学院名单(9所扩到26所、再到28所)说明什么叫IC“科班”:初版9所基本是清北、中科院和复交浙大等985,后来新增南方科技大学等。HR筛简历主要看专业名,带“电子科学与技术”“电子信息”“微电子”“集成电路”才容易过,院校一般又不在名单里就会被直接筛掉。校招最看学历、院校背景、研究方向(是否流片)和实习,双非入行难;社招更看项目和经验。

科班示范性微电子学院28所简历筛选专业代码校招社招
23 【IC后端_寻常】集成电路24届秋招情况
高播放高赞高收藏
8.9 分钟 · 2024-01-19 · BV1u5411v7jU

解读张江高科主办的集成电路行业2024秋招报告:24届招聘企业约700家、比23届低30%,HC明显缩减;岗位多在官网挂着,10—11月才快速抢人,华为海思到12月—次年1月才开放。学历以硕士、本科为主,博士少、多做研发。薪资整体下调约10%,不少企业取消签字费,模拟不变、数字降薪明显,整体约30万。54%同学未找到满意工作,作者强调3个月以上实习最加分。

秋招总结招聘缩减薪资下调实习经历数字与模拟求职满意度
15.0 分钟 · 2023-10-10 · BV1dB4y1Z75K

经济下行期还要不要读研读博?作者分两部分作答。他认为理工科几乎必读,例外是计算机本科已进大厂且技术过硬,原因是学历内卷、校招社招卡学历、升职常需硕士学历。读博上,他梳理直博、硕转博、普博、海外博士的路径与成本,认为适合读博的是科研能力很强又有学术追求、或暂时不想工作的人,并谈到进企业起薪可达四五十万,或走高校博后到副高路线,结论是博士不会饿死。

读研读博学历内卷秋招博士出路职业规划
当前模块「」没有符合筛选条件的视频。
标记口径:高播放 ≥ 1 万 · 高赞 ≥ 200 · 高收藏 ≥ 200 · 高热议(评论)≥ 200。
内容总结:基于视频音频的本地语音转写整理,未经逐句人工校对,正式引用前建议对照原视频核对。